



# *高速飛跡検出のための* 技術開発

奥村恭幸

University of Chicago, Enrico Fermi Institute Fermi National Accelerator Laboratory

トークの概要

### <u>パート1</u> エネルギーフロンティアでの高速飛跡検出の重要性

### <u>パート2</u> 高速飛跡検出のコンセプト

Associative memory <mark>による</mark> "並列化" ATLAS FastTracker System (通称 FTK) の紹介

### <u>パート3</u> 最近の技術開発の紹介

ATCA backplane system for "Data Formatter" 3D CAM for "track finding" Graphical Processing Unit (GPU) for "track fitting"







# Large Hadron Collider

### • 世界最高エネルギーの陽子・陽子衝突型加速器

- 運転パラメータ
  - 4 TeV + 4 TeV
  - L=7.6/nb/s
  - L=22 fb (2012)
  - N <sub>ppb</sub>: 1.6x10<sup>11</sup>
  - N bunch: 1380 (50ns spacing)
  - ε: 2.2-2.5 um
  - β\*: 0.6 m







## ヒッグス粒子の発見 @ ATLAS & CMS





エネルギーフロンティア物理の目標







エネルギーフロンティア物理の目標

### *ラージハドロンコライダーでの* <u>フェムトバーンレベル</u>の物理現象の理解

✓ヒッグス粒子の性質の理解

√標準模型を超える物理現象(超対称性)の探索





## fb の物理過程の精密測定を遂行可能な 年間 100/fb を測定可能なハドロンコライダー

最高ルミノシティ L = 30 /nb/s (=3x10<sup>34</sup>/cm<sup>2</sup>/s)

(参考 2012 年度実績) L= 7.6 /nb/s で年間 20/fb

- 全非弹性散乱断面積 (Soft QCD): 80mb
  - $(S/B = 1fb/100mb \sim 10^{-14})$

- イベント頻度 L×σ = 30/nb/s × 80mb = 2.4GHz (参考: 25ns バンチ交差頻度: 30MHz (空バンチを考慮), ~80衝突/交差)

高イベントレート下 (パイルアップ)で 耐えうるデータ収集系の確立

### ATLAS 検出器 (1/3 scale by Josef Kristofoletti )

# ATLAS 検出器

Tracking :Pixel, Silicon Strip, Transition Radiation TrackerCalorimeter :LAr & ScintillatorMuon :Drift Tube, Resistive Plate Chamber, Thin Gap Chamber( Magnets :Solenoid (2T) & 3 Troids (2Tm-8Tm) )



# Pixel 検出器









Number of Tracks





パイルアップ対策

## ・ ハドロンカロリメータ (ジェット & Missing E<sub>T</sub>)



パイルアップ対策

- パイルアップ対策として有効な手段
   再構成オブジェクトと衝突点の対応付け
   飛跡検出 & 衝突点再構成が必須
- オフライン解析 → トリガー
  - isolation lepton, missing ET の trigger の改善は必須



- 50,000 Pixel ヒット
  Occupancy < 0.1%</li>
- 100,000 SCT ヒット
  - Occupancy < 2%





トリガー (=時間制限あり)への応用
 ATLAS では L2 に用いる予定。



- O(100us) での全飛跡再構成が必要
  - CPU を用いた sequential なヒット数に対し
    階乗でプロセス時間が増大
  - 専用の電気回路を用いた飛跡再構成システムで解決

Associative Memory を利用した "並列化" 技術

华



## <u>パート2</u> 高速飛跡検出のコンセプト Associative memory による "並列化"

# Original idea in 80's



Nuclear Increments and Methods in Physics Resarch A218 (1989) 434-440 NIM A278 (1989) 436-440

### VLSI STRUCTURES FOR TRACK FINDING

Mauro DELL'ORSO Dearmann & Faire, Universit & Pag, Patrix Terrestil 2, 34/00 Pag, July

Luciano RISTORI ININ Science & Pue, Vie Forcher Learness 1824, 59318 S. Porte a Grade (PS), Indy

Received 24 October 1988

We discuss the architectury of a former based on the concept of assurance memory singped to solve the track fielding typical of high sampy physics representation, as a time spin of a first microscostin even for every high multiplicity events. This "mechanic" is implemented as a large array of excessor VLH -high, AK the chipts are sepail and each of them must a number of "paramet." All the paramets in all the shaps are compared in parallel to the first coming from the detector while the detector is being seed on.

1. Introduction

### 2. The detected

The quality of masks from presents and feature high storage physics experiments: depend to some retents on the inplumentation of fast and efficient track finding algorithms. The direction of *heary flavor* production, for example, depends on the reconstruction of endary vertices generated by the decay of long lived particles, which in turn sequires the reconstruction of the majastry of the tracks in every revent.

Particularly appealing is the possibility of having detailed aracting information available at utgger level even for high multiplicity events. This information could be used to infert events haved on impact parameter or accounty vertices. If we could do this in a sufficiently about time we would significantly metich the sample of revens containing keevy favors.

Typical recent fations up to neveral term of institutants of othern travening a few position semilive detector legers. Each layer detects many bits and set musi connetity corriant him belonging to the same stack on different layer before we cate compare the parameters of the track. This task is typically time consuming: it in usually solved using "constraint meastcoint" which apply to him four the same stack and going through a large momber of different his combinations using \* "trial and error" approxib.

We propose here to use modern VLSI sechasilogy to boild a device tapable of solving the partners recognition problem in a time span of a few microseconds even for the most complicated events.

0168-9002/19/303.50 © Elsevier Science Publishers B.V. (North-Holland Physics Publishing Division)

In this discussion we will assume that our detector consists of a number of lavers, each laver being seamented into a number of line. When charged particles cross the detector they hit one bin per layer. No particular assumption is made on the shape of trajectories they could be straight or curved. Also the detector layers and not be merallel and flat This absorption is means so represent a whole class of real detectors (deif) chambers, silicon microsorip detectors etc.). In the real world the ecordinate of each hit will actually be the rssult of some computation performed on "raw" data: is could be the center of gravity of a cluster or a charge division interpolation or a drift-time to snace conversion depending on the particular class of detector we are considering. We assume that all these operations are performed upstream and that the resulting coordinates are "binned" in some way before being transmitted to and device.

3. The pattern bank

For each event we know which hims have been hit and from this information we wass to reconstruct the trajectories of all the particles. We call this process

pack finding. The poolshim of track finding can be solved, at heat conseptually, by a "brute forts" approach. We consider all the possible track that go through our detector.

We discuss the architecture of a device based on the concept of *associative memory* designed to solve the track finding problem, typical of high energy physics experiments, in <u>a time span of a few microseconds even for very high multiplicity events</u>. This "machine" is implemented as a large array of custom VLSI chips. All the chips are equal and each of them stores a number of "patterns". All the patterns in all the chips are compared in parallel to the data coming from the detector while the detector is being read out.

Associative Memory コンセプト

検出されたヒットパターンと、予想される全ト ラックパターン (データベース)を比較し、一致し たパターンを "検出" されたトラックとして扱う



**21**/76

Associative Memory コンセプト



コンセプト

- <u>デザインにおける仮定</u>
  ✓ 検出器は複数層からなっており、
  ✓ 各層は複数のチャンネルからなる
  ✓ 荷電粒子の通過位置をヒットによって識別
- ✓ 衝突点の制限、運動量の下限値の 設定によりパターン数は有限



















AMメモリ動作

### ヒット情報を AM メモリにロードして、 対応するトラックパターンを見つけ出す











**33**/76






## **Associative Memory**



## **Associative Memory**



AM を用いたアプローチの特徴

- 全てのパターンと同時に比較
- プロセス時間はヒット数に比例
  - 全ヒットをロードし次第
     全パターン認識は完了
     階乗で増えることはない(制御可能)
- パターンバンクに保存することができる、
   トラックパターン数によって性能が決定
   AM メモリの高集積化がポイント
   一飛跡検出の効率







**42**/76







- Data Formatting ATCA backplane system
   ATLAS で使用予定 & 将来研究
- Associative Memory with 3D CAM
   将来研究
- Track Fitting with Graphical Processing Unit







## <u>パート3</u> 最近の技術開発の紹介





## Data Formatter System (ATCA backplane system)



### **Data Formatting**

- 処理系の "並列化" のための準備
  - Tower 構造にあわせデータを再構築 (150k hits / event)
  - Inefficiency を防ぐための Tower 間のデータ共有



## ATCA システムを適用







### システム概観

- 例: ATLAS FTK の Data Formatter System – 4 ATCA クレート
  - 32 ボード
  - 64 FPGAs (Field Programmable Gate Array)



### Data Formatter (pulsar IIa) Board



通信スピード



## Data Sharing のトポロジー



おまけ







#### **3D CAM** VIPRAM project (@ Fermilab)



## CAM

Contents Addressable Memory (連想メモリ)
 – 1) データを保存し、2) 入力データとの比較を行うメモリ
 – Network Router 等で用いられる技術



- CAM を構成する回路コンポーネント
  - CAM-bit, CAM-CELL
  - 組み合わせで構成される Associative Memory



### CAM bit 構造

#### Word の内の 1 bit を比較するための構成要素

- Flip Flop
- 比較器



IEEEE Journal of Solid State Cirtuits Vol. 41, NO. 3, March 2006





## CAM Cell O Majority Logic



2D チップ化 (AMChip04)



**60**/76

### AM pattern vs Performance





#### CAM Cell $\forall 1 \vec{x} = 1.8 \times 53 \text{ um}^2$







# AM Chip 集積度 (3)

- AMChip04 prototype (for ATLAS FTK)
  - <u>128 blocks</u>
  - $-128 \times 64 \text{ tracks} = 8 \text{k}$
  - 2 W @ 100 MHz
- Production Type

   12mm x 12mm
   80k tracks





## 3D 仕様の CAM Cell



130nm Global Foundries Low Power CMOS

# 3D へ向けた 2D の proto type



130nm Global Foundries Low Power CMOS

✓ 25um x 125um
 CAM Cells (4 Layer) + 1 Majority Logic

プロトタイプ

- 3D 化用の CAM Cell を実装
  - 5.5mm x 5.5mm
  - -約 50000 Cells
  - 10k track patterns (4-layer track)



- 3 D 化すると、 50k track patterns (しかも省エネ)





こんなこともトリガーでできる?







## Graphical Processing Unit の Tracking への応用



## **GPU for Track Fitting**

- Graphical Processing Unit (GPU) の特徴
  - 並列処理 (マルチスレッド) が得意
    - 特に同じ処理を何度も何度も独立に繰り返すような処理が得意
  - 複数のトラックフィッティングを並列処理可能性



## **Track Fitting Speed**

Data transfer + copy + calculation latency (fixed input and output size)



~1ns/fit の処理が一つの GPU で可能 (I/O o set は除く)
# **Track Fitting Speed**

Data transfer + copy + calculation latency (fixed input and output size)



~1ns/fit の処理が一つの GPU で可能 (I/O o set は除く)

## **General Purpose TDAQ**



**74**/76

まとめ

#### <u>高速飛跡検出の実現の意義</u> L=3x10<sup>24</sup>/cm<sup>2</sup>/s=10Hz/nbの pp 衝突実験の実現

### Associative Memory アプローチによる飛跡再構成 ATLAS 実験の (FastTraker) FTK システム

#### 最新技術開発の紹介 ATCA, 3D CAM, GPU

### 応用も考え中。

何か思い付いた方は是非ご連絡ください。





## おしまい